ECC і HW parity

Знову згадую Лиса з Маленького принца, пора вже тег «Світ недосконалий» на його честь заводити.

STM32F0 (і не лише, але я зараз Cortex-M0 дивлюся) — є апаратний контроль парності в оперативній пам’яті.

STM32L0 — є контроль і виправлення помилок (ECC) у флеші та EEPROM.

А от щоб разом, так ні.
І, до речі, STM32F0 має переривання по збою оперативної пам’яті, а STM32L0 не має переривань від свого блоку ECC. Хоча переривання «все виправлено, але збій був» було б дуже корисним для раннього попередження про можливі відмови.

p.s. Ще цікава штука на цю тему є в ATtiny41x/81x, апаратна перевірка флеша по CRC16.

Leave a Reply

[flagcounter image]